甘肃快3:如何設計CPU之布局和物聯構建芯片

2019-05-23 11:12:44 嵌入式開發中心 153


處理器和所有其他數字邏輯都是由晶體管制成的。晶體管是電子控制開關,我們可以通過施加或去除栅極電壓來打開或關閉。我們讨論了兩種主要類型的晶體管:nMOS器件在栅極導通時允許電流,pMOS器件在栅極關閉時允許電流。晶體管内置的處理器的基本結構是矽。矽被稱爲半導體,因爲它沒有完全導電或絕緣它在中間的某個地方。

爲了通過添加晶體管将矽晶片轉變爲有用的電路,制造工程師使用稱爲摻雜的工藝。摻雜過程包括将精心挑選的雜質添加到基礎矽襯底中以改變其導電性。這裏的目标是改變電子的行爲方式,以便我們可以控制它們。就像有兩種類型的晶體管一樣,有兩種主要的相應類型的摻雜。

 cpu1.jpg

 

在芯片封裝之前的晶片的制造過程

如果我們添加精确控制量的電子供體元素,如砷,銻或磷,我們可以創建一個n型區域。由于現在施加這些元素的矽區域具有過量的電子,因此它将帶負電。這就是n-typenMOS中的“n”的來源。通過向矽中添加諸如硼,铟或镓的電子受體元素,我們可以産生帶正電的p型區域。這是p型和pMOS中的“p”來自的地方。将這些雜質添加到矽中的具體過程稱爲離子注入擴散

現在我們可以控制矽的某些部分的導電性,我們可以結合多個區域的特性來創建晶體管。集成電路中使用的晶體管,稱爲MOSFET(金屬氧化物半導體場效應晶體管),具有四個連接。我們控制的電流流經源和漏。在n溝道器件中,它通常進入漏極并流出源極,而在p溝道器件中,它通常流入源極并流出漏極。Gate是用于打開和關閉晶體管的開關。

 

主板.jpg

 

矽中逆變器的物理結構。每個着色區域具有不同的導電性質。注意不同的矽組件如何對應右側的原理圖

晶體管他們工作方式一個很好的比喻是河上的吊橋。汽車相當于晶體管中的電子,想要從河流的一側流到另一側,即晶體管的源極和漏極。以nMOS器件爲例,當栅極未充電時,吊橋向上,電子不能流過溝道。當我們降低吊橋時,我們在河上形成一條道路,汽車可以自由移動。同樣的事情發生在晶體管中。對栅極充電在源極和漏極之間形成通道,允許電流流動。

爲了能夠精确控制矽的不同pn區域,英特爾和台積電等制造商使用稱爲光刻的工藝。這是一個極其複雜的多步驟過程,公司花費數十億美元來完善它,以便能夠構建更小,更快,更節能的晶體管。想象一下,超精密打印機可用于将每個區域的圖案繪制到矽片上。

将晶體管構建到芯片中的過程始于純矽晶片。然後在爐中加熱,在晶片頂部生長薄的二氧化矽層。然後将光敏光緻抗蝕劑聚合物施加在二氧化矽上。通過以特定頻率将光照射到光刻膠上,我們可以在我們想要摻雜的區域剝離光刻膠。這是光刻步驟,類似于打印機如何将墨水應用于頁面的某些區域,隻是規模小得多。

用氫氟酸蝕刻晶片以溶解除去光緻抗蝕劑的二氧化矽。然後除去光緻抗蝕劑,僅留下下面的氧化層。然後可以将摻雜離子施加到晶片上,并且僅在氧化物中存在間隙的地方植入它們。

這種掩蔽,成像和摻雜的過程重複數十次,以緩慢地建立半導體中的每個特征級。一旦完成基本矽水平,将在頂部制造金屬連接以将不同的晶體管連接在一起。我們将稍微介紹一下這些連接和金屬層。

當然,芯片制造商不隻是一次制作一個晶體管。設計新芯片時,它們将爲制造過程中的每個步驟生成掩模。這些掩模将包含芯片上數十億晶體管的每個元素的位置。多個芯片組合在一起并在單個芯片上一次制造。

一旦制造出晶片,就将各個管芯切片并包裝。根據芯片的尺寸,每個晶片可以适合數百或更多的芯片。通常,生産的芯片越強大,芯片就越大,制造商從每個晶圓上獲得的芯片就越少。

我們很容易認爲我們應該制造超級強大且具有數百個内核的大型芯片,但這是不可能的。目前,阻止我們制造越來越大的芯片的最大因素是制造過程中的缺陷。現代芯片有數十億個晶體管,如果一個晶體管的一個部分被破壞,整個芯片可能需要被丢棄。随着我們增加處理器的大小,芯片出現故障的可能性也會增加。

公司從制造過程中獲得的實際收益率是密切關注的,但是從70%到90%的任何地方都是一個很好的估計。公司通常會使用額外的功能來過度設計芯片,因爲他們知道某些部件不起作用。例如,英特爾可能會設計一個8核芯片,但僅将其作爲6核芯片出售,因爲他們估計可能會損壞一個或兩個核心。具有異常低缺陷數量的芯片通常被留出以在稱爲裝箱的過程中以更高的價格出售。

與芯片制造相關的最大營銷術語之一是特征尺寸。例如,英特爾正在努力實現10nm工藝,AMD正在爲一些GPU使用7nm工藝,而台積電已開始研發5nm工藝。傳統上,特征尺寸表示晶體管的漏極和源極之間的最小寬度。随着技術的進步,我們已經能夠縮小我們的晶體管,以便能夠在單個芯片上越來越多地适應。随着晶體管變小,它們也變得越來越快。

在查看這些數字時,重要的是要注意一些公司可能将其工藝尺寸建立在與标準寬度不同的尺寸上。這意味着來自不同公司的不同尺寸的工藝實際上可能産生相同尺寸的晶體管。另一方面,并非給定工藝中的所有晶體管都具有相同的尺寸。設計人員可能會根據某些權衡取舍選擇使某些晶體管比其他晶體管更大。對于給定的設計過程,較小的晶體管将更快,因爲其對栅極充電和放電所花費的時間更少。但是,較小的晶體管隻能驅動非常少量的輸出。如果某個部分如果邏輯要驅動需要大量功率的東西,例如輸出引腳,則需要做得更大。

設計和構建晶體管隻是芯片的一半。

我們需要根據原理圖構建連接所有内容的電線。這些連接使用晶體管上方的金屬層制成。想象一下多層高速公路交彙處,有坡道,坡道和不同的道路相互交叉。這正是芯片内部正在發生的事情,盡管規模要小得多。不同的工藝将在晶體管上方具有不同數量的金屬互連層。随着晶體管變小,需要更多的金屬層來能夠路由所有信號。每層都是平坦的,随着它們越來越高,層越來越大,有助于降低阻力。在每層之間是稱爲通孔的小金屬圓柱體,用于跳躍到更高層。每層通常在與其下方的方向交替,以幫助減少不需要的電容。奇數金屬層可用于進行水平連接,而偶數層可用于進行垂直連接。

可以想象,所有這些信號和金屬層都非常難以快速管理。爲了幫助解決這個問題,計算機程序用于自動放置和布線晶體管。根據設計的先進程度,程序甚至可以将高級C代碼中的功能轉換爲每個線和晶體管的物理位置。通常情況下,芯片制造商會讓計算機自動生成大部分設計,然後他們會手動完成并優化某些關鍵部分。

當公司想要制造新芯片時,他們将使用制造公司提供的标準單元開始他們的設計。例如,英特爾或台積電将爲設計人員提供邏輯門或存儲器單元等基本部件。然後,設計人員可以将這些标準單元組合到他們想要構建的任何芯片中。然後,他們将發送代工廠,原始矽轉變爲功能芯片的地方,芯片晶體管和金屬層的布局。

鑒于今天的高性能CPU可以擁有超過500億到100億個晶體管和十幾個金屬層,可以毫不誇張地說它們的複雜程度要高出數百萬倍。

這應該讓您了解爲什麽您的新CPU是一項昂貴的技術,或者爲什麽AMD和英特爾在産品發布之間需要這麽長時間。新芯片從繪圖板到市場通常需要35年的時間。這意味着今天最快的芯片是用幾年前的技術制造的,而且我們多年來都不會看到采用當今最先進制造技術的芯片。

 

本文由翔銳智科(wwwlrist.com)整理編輯,如有侵權請聯系本站。





24小時全國服務熱線:0755-88879880

 

甘肅翔銳智科實業有限公司是深圳北航物聯網研究院旗下專注物聯網方案實施實現的創新企業,緻力于成爲“領先的物聯網綜合方案服務提供商”。

提供從雲到端的全流程産品研發和生産服務,硬件設計涵蓋單片機、ARM、X86、DSP等平台,軟件開發跨Windows、linux、android及IOS等操作系統,應用技術從數據采集、工業通訊、自動化控制到機器視覺等,服務領域從電梯安全、油田監控、環保監測、鐵路安全、現代農業到醫療健康等。

以物聯網綜合解決方案爲基礎,通過高效軟硬件開發,服務客戶的垂直行業應用,幫助客戶實現物聯網項目快速實施快速盈利。

在線留言
甘肅翔銳智科實業有限公司